异构集成 (News) 芯片封装主页/ 异构集成 / 有效的芯片封装热协同设计的7大要素 — 高级“应用方法”指南
< 返回列表

有效的芯片封装热协同设计的7大要素 — 高级“应用方法”指南

为什么芯片封装热协同设计如此重要?

芯片封装协同设计之所以重要,有以下几个原因。首先,在一个大外形、大功率芯片(例如片上系统 (SoC))设计中,如果不考虑散热问题,则很可能在以后会出现问题,导致其无论从成本、尺寸、重量还是性能方面来看,均不能称为理想的封装解决方案。其次,虽然在以往的 IC 设计中都已考虑到芯片温度要均匀,但是在许多情况下,这已不再是一个有效的假设了。电流泄漏导致的发热(与温度相关)使功率耗散不均匀,加上使用更薄的芯片(现在已小于 50µm),更是降低了芯片自身的热扩散能力。这两种原因使得芯片上温度变化更大。

何时应该使用芯片封装热协同设计?

设计三维叠层集成电路 (3DIC) 时,芯片封装协同设计就显得必不可少。由于芯片的电能和热能之间存在 相互作用,因而不能独立地设计芯片。通过作为芯片间互连的硅过孔 (TSV)(虽然它们的主要作用是减少 热点),有助于从芯片叠层中导出热量,因此,它们在芯片上相对于大功率区域的布局,会较大程度地影响整体热性能。热传递是高度的三维现象,因此,封装温度的分布会影响芯片上的温度分布。

1: 始终先从封装开始

2: 在 IC 设计开始之前,探索封装设计空间

3: 包括与温度相关的热属性

4: 完善芯片的表面处理

5: 在底层规划之前,反馈温度信息

6: 在底层规划期间使用功率预算

使 IC 设计流程感知温度

随着底层规划的推进,在进一步细化设计时,热设计工作需要把重点放在芯片之间的热相互作用的细节上。芯片的功率映射变得更加详细,并且在 3DIC 的情况下,作为电气设计的一部分,需要定义 TSV 的数量和位置。

图 1:串行封装的时机与 IC 物理设计流程 [参考文献 2]

这个工作最好是在 IC 设计流程内完成,为此,FloTHERM 已被嵌入到 Mentor 的 Calibre 套装中。Mentor Graphics 公司与 TSMC 携手创建基于的 FloTHERM 和 Calibre DESIGNrev 和 RVE 的热分析流程,是一个观察环境的工业标准的物理验证结果 [参考文献 3]。它提供了简单易用、快速准确的工具,通过内置于该解决方案的自动网格化功能,在关键的模型区域(如芯片)使用局域化网格的方式实现对芯片和 3DIC 的中介层的热仿真。

图 2:TSMC 3DIC 参考流程 2013 [参考文献 3]

此解决方案利用能够由功率分析工具生成的芯片功率映射文件创建热量分布图,以用于散热设计和进行散热的约束违规检查。热结果还可以在 Calibre RVE 中以直方图形式显示,并且在 Calibre DESIGNrev 中, 热点会在设计中突出显示。在瞬态分析中,可以使用高容量、高性能的图形化波形环境 Mentor Graphics EZwave 显示温度与时间的关系图。

更为精确的芯片热模型考虑到金属(例如,芯片中的互连和 TSV),可被创建并在热仿真使用。还可创建3DIC 热模型以允许将 3DIC 封装导入到一个更大的系统,进行系统级别的进一步热仿真。

· 2019-09-20 10:48  本新闻来源自:,版权归原创方所有

阅读:995
  • 联系长芯

    重庆总部:重庆市长寿区新市街道新富大道5号佳禾工业园8栋2层
    电话:023 40819981 (前台)

    深圳办事处:深圳市南山区留仙大道 1213 号众冠红花岭工业南区 2 区 1 栋 1 楼
    电话:0755-26975877 (前台)

    电子邮件:sales@longcore.com

    网址:http://www.longcore.com