异构集成 (News) 芯片封装主页/ 异构集成 / 复归于道-封装改道芯片业
< 返回列表

复归于道-封装改道芯片业

演讲伊始,许院士历数了集成电路发展历程中的几个关键节点,从登纳德缩放定律引领时钟频率狂飙突进,到 4 GHz 止步;从单核处理器向多核处理器发展;2016年国际半导体技术路线图宣布不再以摩尔定律为目标;从 ITRS 到国际器件与系统路线图,业界的关注重心也在迁移。

纵观半导体集成电路数十年的发展历史,也基本上算是单片集成的历史,可以总结出极为明晰的发展哲学:装置之道在于“又好又便宜”,业界关注重点从 PPA(性能、功耗和面积)转向 PPC+(性能、功耗、成本、etc.)。

半导体制程半个多世纪以来沿着摩尔定律稳步减小,从诺伊斯和基尔比发明集成电路的久远年代,到99年的 0.18 μm,再到目前尚未量产的 5 nm,甚至 1 nm 制程在实验室里也早已不是神话。芯片面积保持不变或略有减少的情况下,放进越来越多的晶体管:从肖克利发明晶体管,到后来极大规模集成电路、系统级芯片和专用芯片,单一芯片内部的晶体管数目已经高达百亿。当今社会的一切电子产品,小到随处可见的手机电脑,大到互联网、物联网乃至人工智能所依托的数据中心服务器,其背后都有集成电路的身影,集成电路的大发展彻底地改变了我们的生活。

然而,业界一直以来奉为圭臬的单片集成哲学早已偏离了“初衷”:电子系统的基本要求是使用最经济的资源,实现最理想的功能。这包括内架构与外环境的优化、高性能与低功耗的兼顾、小体积与长寿命的融合。业界一直以来所重视的PPA和PPC逻辑已然迷了路。

当前3D 集成技术日渐成熟,业界已经意识到 2D 同构集成向 3D 异构集成转变的优越性。2016年,苹果 A10 处理器率先采用了扇出型晶圆封装技术,推动 FOWLP 技术成为业界焦点。而 3D 系统级封装则能为人工智能深度学习提供。

这里要提一下“芯粒”(chiplet)。芯粒是商品化的、具有特定 IP (知识产权)的未经封装的裸芯片。芯粒可以像搭积木一样通过先进的集成技术封装在一起,形成一个新型 SoC。芯粒模式,实质上讲就是硅片级别。

早在2015年就有华裔专家进行了多片集成的尝试,不仅提出模块化芯片的构想,还推出了基于“芯粒”的模块化产品。

2017年 DARPA 在电子复兴计划中启动了名为通用异构集成及知识产权复用策略的项目,旨在通过混合和匹配即插即用式芯粒构建一个模块化的计算框架。2018年,多家公司成立了开放特定领域架构组织,希望制定芯粒开放标准,促进形成芯粒生态系统。英特尔目前已经创建了自己的生态系统并正在着力推动建立芯粒行业标准,如推出高密度互连的嵌入式多芯片互连桥和可作为行业标准模对模接口的高级接口总线技术。

在后摩尔定律时代,多片异构集成将业界的目光从制程微缩引到了先进封装,绕过了制程进一步微缩所面临的严峻挑战,避免了资源和效率的浪费,是替代单片集成的优质选项。采用多片异构集成,将不同功能模块和不同工艺制程的 IP 核集成起来,将提供更高的带宽、更低的功率、更低的成本和更灵活的形状因子。将芯粒与多片异构集成技术完美结合,像搭积木一样制造芯片,将有可能彻底改变计算行业 无论如何,芯粒都将驱动半导体工业的未来,带来多芯片先进封装的巨大海啸。大型芯片制造商纷纷转向芯粒,对于业界来讲是个积极的信号,也是“封装改道芯片业”的有力印证。

  • 联系长芯

    重庆总部:重庆市长寿区新市街道新富大道5号佳禾工业园8栋2层
    电话:023 40819981 (前台)

    深圳办事处:深圳市南山区留仙大道 1213 号众冠红花岭工业南区 2 区 1 栋 1 楼
    电话:0755-26975877 (前台)

    电子邮件:sales@longcore.com

    网址:http://www.longcore.com