行业新闻 (News) 芯片封装主页/ 行业新闻 / 3D如何保持半导体行业的规模化
< 返回列表

3D如何保持半导体行业的规模化

Imec做了他们通常的出色工作,展示了半导体制造领域需要发生的事情,以支持下一代半导体器件,并使业界继续前进,以实现3nm集成电路IC)。 然而,更重要的是,他们讨论了如何在封装晶体管单元设计中使用3D来实现系统集成,这将使集成电路最终模仿大脑并将大肆宣传的人工智能变为现实。

imec首席执行官Luc Van den hove以对人类面临的关键问题的全球观点开始了会议。 虽然早上会议讨论了健康问题,但Van den hove在下午短暂地解决了饥饿和污染问题。 他表示,欧洲计划到2050年实现碳中和,从而有助于减少污染和碳足迹。 一般而言,技术,特别是IC,将在帮助解决上述一些问题方面发挥关键作用。

3D节省能源

然而,在电子行业走向世界救援之前,在能源使用方面需要解决一些问题。 解决世界问题会产生大量数据,必须对其进行分析以开发可能的解决方案。 处理和存储一个Zettabyte数据所需的能量使用与大约180,000,000个家庭相当的能量。 这表明技术正在加剧碳中和问题,而不是在短期内解决。 然而,通过继续扩展半导体技术和开发新的3D封装技术,IC可以帮助推动世界更接近碳中和,因为这些系统集成解决方案将减少分析数据所需的能量。

Van den hove总结了imec正致力于降低功耗和提高IC性能的许多计划。 imec一直是极紫外(EUV光刻技术发展的关键参与者,这使得该行业能够以比光刻技术更低的成本和更低的功耗进行扩展。 高数值孔径EUV工具的开发将有可能实现3nm的单一图案化。 这将有助于推动全门(GAA)晶体管进入制造阶段,如图1所示。三星是imec的合作伙伴, 最近宣布将在未来的某个时间内首次推出用于生产的GAA晶体管 。

AI推动3D增长

ITF USA的其他imec扬声器填补了空白,尽管更多的是半导体制造技术。

Arnaud Furnemont讨论了扩展问题。 “由于设备物理原因,2D缩放停止,因为经济原因3D缩放停止,”他解释道。 对于半导体行业而言,这一信息似乎是个好消息,因为推动人工智能(AI)的经济学似乎远远超过推动PC和智能手机行业发展的因素。

如果Furnemont的声明成立,那么该行业应该进行长期的3D增长。 随着NAND接近128层,3DNAND和DRAM继续垂直移动。 Hynix现在将他们的NAND产品称为4D,因为外围设备位于存储器堆栈下,因此缩小了芯片尺寸。

片上系统(SoC)不仅在芯片尺寸方面达到极限,而且由于长互连布局而在效率方面也达到了极限。 Furnemont建议使用硅通孔(TSV)智能划分逻辑,将香草CMOS连接到SRAM。该方法还可用于将核心逻辑连接到任何存储器以尝试创建3D AI芯片或神经形态计算设备。Furnemont还涉及3D封装和间接芯片,这是目前IC行业系统集成的热门话题。

Furnemont还解决了该行业面临的性能与功耗挑战。 目前似乎没有一个明确的解决方案,但他挑战观众继续协作解决问题以制定解决方案。

扩大!

Nato Horiguchi随后讨论了CMOS缩放以及垂直缩放如何继续扩展CMOS技术。 其他人使用的周围栅极晶体管(SGT)或GAA将通过EUV光刻技术实现,最终从开发到生产。 堀口展示了IMEC正在研究垂直器件的优势,其中源极 - 漏极放置在栅极内部,然后导致更小的单元面积。 垂直SRAM可以与系统技术协同优化过程中的水平逻辑相结合,以开发出最佳的CMOS器件(图2)。 这种创意扩展支持Furnemont早期的3D缩放信息,使该行业至少达到3nm,甚至可能更小。图2:垂直器件有望用于SRAM。 (来源:imec 2019 ITF USA)

3D系统集成

Eric Beyne随后讨论了3D系统集成以及影响封装和系统技术协同优化将在创建系统级封装(SiP)解决方案中的应用,现在终端用户可以挑选最好的内存,CPU,电源芯片,通信芯片,并将它们打包在一起以创建优化的电子系统,而不是试图设计和构建SoC,这可能需要在制造过程中在电路中进行权衡。

当业界实现使用TSV粘合在一起的多个硅片到硅片的最终目标时,有可能构建一些比SoC具有更好性能和功率特性的非常强大的系统。

实现硅与硅的结合并非没有挑战。 Beyne通过IMEC的路线图引领观众,从今天生产的2.5D到3D,这仍然是几年之后。 必须解决诸如散热,通过接触对准和设计等挑战才能成功构建3D SoC。 自2000年中期以来,业界一直致力于为SoC开发TSV硅对硅技术。 根据演示文稿,在这些系统进入主流生产之前还有几年的时间。

图3:3D集成的愿景和重大挑战。 (来源IMEC 2019 ITF USA)

边缘计算

Jan Rabaey提出了认知优势,随着世界正在从物联网(IoT)转向互联网,数据的快速增长,即2024年的Zettabyte在2019年到2000年的Zb将会带来分析的挑战。动作(IoA),我们需要能够对已创建的数据采取措施。 这恰好是使用物联网实施AI的关键挑战之一。 数据的分析和解释推动了应用程序的成功。 Rabaey继续讨论基于计算的学习环境。

  • 贝叶斯机器学习
  • 深度神经网络
  • 神经形态计算
  • 高维计算SDM全息。

每个都有不同的IC要求和编程要求,每个都以不同的方式管理数据。 这增加了开发进入市场的不同AI系统的挑战。

图4:来源IMEC 2019 ITF USA

半导体设计和制造的好消息是,它需要3D集成才能满足系统学习挑战,并且它不会是一刀切。 正如已经证明的那样,用于AI的IC可以是门铃中的32位MCU,可以识别6-10个面,从而可以进入房屋,进入高度复杂的GPU,在自主运行分析和机器学习车辆。

互连缩放

Zsolt Toke在下午结束了业界面临的一个关键问题,因为它扩展到3nm:互连扩展。 随着铜过孔收缩,电阻增加,从而增加互连中的热量。 降低介电电容可能有所帮助,但目前寻找具有较低电阻的金属组合似乎是最佳解决方案,因为该行业几乎将所有电容挤出电介质。 (为了离题,在与另一位前CVD工程师的讨论中,我们感到遗憾的是,如果业界已经明白20年前气枪是一件好事,那么我们的白发会更少!)

Toke评论说,后端(BEOL)缩放需要EUV插入,新导体和缩放增强器。 Toke提出了一种16nm的潜在金属间距,这可以通过EUV实现。 然而,在16nm处,存在可变性,机械稳定性和工艺​​复杂性的挑战。 托克提出了一种半镶嵌工艺来帮助应对挑战。

新的金属或金属组合也可以帮助降低互连中的电阻。 Toke提出了新金属的常见嫌疑,并且还提出了一些金属组合,这些组合有可能产生具有较低电阻的互连。 Toke只提到了一种二维材料,钌(Ru)上的石墨烯。 这有点令人惊讶,因为二硫化钼(MoS 2)是另一种具有前景的二维材料,可能比石墨烯更容易沉积。

Toke还提出,在互连中放置薄膜晶体管可能有助于电源管理,并成为某些应用中的潜在解决方案。

图5:TFT增加了BEOL的功能。 (来源IMEC 2019 ITF USA)

在观察了多年的互连空间后,我预计Ru将成为降低互连电阻的第一项措施,可能会与另一种解决方案相结合。 然而,互连空间已经成熟,有突破的机会有助于推动行业达到3nm。

3D可以拯救这一天

在一天结束时(比喻和字面意义上),该行业面临着多重挑战:晶体管缩放,互连缩放和系统缩放。 所有演示文稿中融合的主题之一是3D可以缓解多种挑战。

随着工业驱动至3nm及以上,晶体管和电容器将继续进入垂直尺寸。 互连将继续垂直移动,但电阻 - 电容是一个需要解决的更加艰巨的挑战。

包装是一个似乎不仅可以继续垂直维度增长的领域,而且还可以弥补许多开始限制SoC有效性的挑战。 在未来几年内开发成功的TSV硅片到硅解决方案可能会打开大门,创建能够创建当今提出的AI系统的系统。1

  • 联系长芯

    重庆总部:重庆市长寿区新市街道新富大道5号佳禾工业园8栋2层
    电话:023 40819981 (前台)

    深圳办事处:深圳市南山区留仙大道 1213 号众冠红花岭工业南区 2 区 1 栋 1 楼
    电话:0755-26975877 (前台)

    电子邮件:sales@longcore.com

    网址:http://www.longcore.com