行业新闻 (News) 芯片封装主页/ 行业新闻 / 实施系统封装方案
< 返回列表

实施系统封装方案

 

作者:柯睿德1,邹毅达2,文声敏1(安靠封装测试,(1)美国,(2)上海)

摘要:系统集成是实现电子产品高性能,小型化和低成本目标的重要手段。与同芯片上的系统集成(SoC)相比,封装层次上的系统集成(SiP)的开发具有成本低、周期短和灵活性高等优势。本文以典型的无线电子系统为例,提出了有效的系统分割设计方法,介绍了一些用于子系统模块封装的方法,并强调了系统公司与封装、基板及其它主被动元件供应商之间协调合作对成功的模块式电子系统开发的重要性。

1 简介

线路板(PCB)的设计和制造对整个系统的开发制造成本和周期都有巨大影响。平均来说,线路板的成本是整个电子产品成本的31%。在正在兴起的模块式PCB设计中,设计工程师将分散元件组成的线路板系统有效组合,变成由多个子系统组成的线路板系统,以期减少主板层数和面积,降低主板设计复杂度,缩短产品面世时间,简化供应链管理。

电子产品的开发应该平衡考虑系统里的主要因素,如性能,成本,尺寸,加工性,设计,灵活性,和供应链的管理 (图1),等等。无线通信系统通常有几个子系统组成, 如,典型的手机系统包括,基带,收发器,各式前端模块,存储器,供电管理,功放,天线,滤波器等。为了开发生产卓越而有竞争力的电子产品,系统集成越发重要。

和芯片上的系统集成 (SoC)相比,封装层次上的系统集成(SiP)在某些方面颇具优势,如降低系统成本、增加设计灵活性、缩短开发周期等。当今无线通信技术领域正经历巨大变化,无论在芯片开发还是在封装技术上,小型化、高密度集成以及各类创新正成为主流,以应对产品增加功能、提高性能、降低成本、缩小体积和快速面世的挑战。芯片系统集成(SoC)和封装系统集成(SiP)必须相互补充,以获得最佳性能价格比去满足市场需要。

将整个射频/模拟/数字系统集成在一个芯片中非常困难,因为,系统通常还需要大量的存储器、双工器(duplexer)、过滤器、MEMS 元件、集成被动件和其它多媒体元件,等等。以创新的思路应对市场需求成为必然。三维封装因其高程度的立体和平面集成获得业界采纳。为了获得更好的设计灵活性和成本控制,系统设计者们也正在转向使用各类高端封装形式,如芯片叠加(stacked die),系统封装(SiP)模块,2.5D/3D 硅穿孔(TSV),封装叠加(PoP)等形式。

图1 平衡的系统集成

如何根据其功能要求对整个系统进行合理分割,并使不同的子系统免于耦合,同时减少元件间的电磁波及噪声互扰,对设计开发模块式电子系统非常重要,需要有正确方法的指导。

在这篇文章里,我们针对典型的无线通信系统提出了有效的系统分割设计方法,介绍了一些用于子系统模块封装的方法,并强调了系统公司与封装、基板及其它主被动元件供应商之间协调合作对成功的模块式电子系统开发的重要性。具体包括:如何根据系统需求和其组合元件的功能对系统进行合理分割;如何应用各类封装技术以达到提高性能、小型化和降低成本的要求;设计系统封装模块需要考虑的问题,如成本优化、性能提升、运用已知合格芯片(known good die)重要性、设计可制造性、设计可测试性,以及设计的可重复使用性等。

2  无线系统及系统集成

图2描述了无线系统中的手机系统和基站系统。在典型的OEM商务模式中,系统公司设计系统线路板,从芯片供应商处购买所需的分立器件,并使用电子制造商(EMS)的服务完成器件组装。这种商业模式决定了在产品尺寸和成本方面,系统公司之间很难形成较大差异。

当今手机市场竞争激烈,系统公司必须在增加功能、提高性能、降低成本、快速面市和小型化等方面做出更大努力。系统集成是必然的解决方案。但只有优化集成才可以达到如图1所示的平衡状态。进行有效系统分割需要对系统有很好的理解,懂得独立器件的供应链情况,并知道用最佳的封装技术来完成模块系统封装。这通常依赖于系统公司、芯片供应公司和封装公司的密切合作。

图2 典型的无线系统: 手机和基站

芯片上的系统集成 (SoC)和封装层次上的系统(SiP)集成方法都是可行的,但它们必须相互补充以获取最佳系统性能价格比。

各类先进的封装技术,如封装叠加(PoP)、铜柱(copper pillar)、硅穿孔(TSV)、集成被动元件(IPD)、共形屏蔽(conformal shielding)、倒装塑封BGA(FCMBGA)等为系统集成提供了更多的可能性。

3  无线系统之分割

图3和图4分别描述了手机系统和基站系统的基本功能组合。

对整个系统进行全面透彻分析,并专注于产生有效子系统是非常重要的。一个或者多个子系统可以被封装成一个SiP模块,以达到提高性能、减少尺寸、节约成本和简化系统板设计的目的。

已知合格芯片(KGD)的供应和使用对成功的系统封装(SiP)开发和生产是十分关键的。KGD的合格率直接影响SiP生产中的良率。例如,在一个SiP中有8颗KGD,它们的良率都是99%,那么这个SiP在没有考虑其它因素对良率的折损时,其良率已减少至92.27%。为了获得高良率的KGD,芯片供应商需要进行晶圆级的功能测试和老化试验,以除去有功能缺陷的芯片和早期失效的芯片。对某些含有射频(RF)信号的芯片进行晶圆级的功能测试是非常困难的,而且成本有时会很高。晶圆级的老化试验也有同样问题。因此,我们必须了解哪些芯片厂商愿意提供KGD,它们KGD的良率又是多少。

开发系统封装模块(SiP)的复杂性还表现在,我们必须同时考量其它因素,如开发周期、测试、传热、射频屏蔽和模块可靠性等。在图3描述的手机系统中,可以考虑使用1到4个SiP模块。例如,简单的SiP模块可以只包括基带(baseband)和存储芯片(memory),更复杂的SiP模块可以包括基带、存储和前端模块(FEM)等。

对于图4描述的基站系统,可以开发四种类型的SiP模块:各种带宽的信号发送及反馈SiP模块;各种带宽的信号接收SiP模块;供电管理SiP模块;数字和存储SiP模块。如图5所示。


图3 手机SiP系统集成


图4 基站收发系统


图5 基站收发系统的SiP解决方案

4  支持SiP模块开发的封装技术

封装技术的多样性和封装技术的进步为系统公司开发各种有效的SiP模块提供了众多可能。

图6和图7展示了使用不同封装技术开发的SiP模块。例如,全球定位系统(GPS)模块包含一颗倒装(flip chip)基带(baseband)芯片与一颗焊线射频(RF)芯片的叠加,一颗晶振(crystal),一颗声表面滤波器(saw filter),和一些被动元件。模块大小8.0 mm×6.5 mm,并有50个LGA引脚。另一个例子包括了一颗ASIC和四颗存储芯片,用以提高系统性能,简化系统主板设计和减少主板层数。

新近的封装小型化趋势拓展了系统厂商对SiP模块的应用。细间距概念的广泛实施实现了50μm焊点间距的焊线技术,凸点(bumping)间距小于50μm的通过使用铜柱(copper pillar)的芯片倒装技术,还有小于15μm/15μm 线宽/线距高密封装基板的使用(图8)。另外,各类封装体的薄化技术也得到推广(图9)。如在基板上使用更薄的绝缘层和金属层,或使用薄核或无核基板;磨薄芯片至50μm或更薄;在焊线技术中使用低高线弧(大约50μm)或使用薄型塑封盖(mold cap,大约100μm);或使用射频共形屏蔽技术以降低封装体厚度。三维芯片叠加技术也是封装小型化的关键。图10展示了几个目前已有的三维叠加技术,纯用焊线的芯片叠加,焊线和倒装的混合型芯片叠加,封装叠加(PoP),和硅穿孔(TSV),等等。

图6 SiP产品举例 (1)

以下内容将对一些支持SiP模块开发的高端封装技术做进一步讨论。

叠加封装(PoP,见图11)是目前可用于系统集成的非常受欢迎的三维叠加技术。通常,系统公司分别购买叠加封装的底部元件和上部元件,并在系统板组装过程中将它们组合在一起。叠加封装的底部元件一般是基带元件,或应用处理器等,而叠加封装的上部元件可以是存储器等。


图7 SiP产品举例 (2)


图8 封装中的间距精细化


图9 封装薄体化


图10 堆叠技术举例

同传统的三维芯片叠加技术相比,PoP结构尺寸稍大,但系统公司可以拥有更多的元件供应商。并且由于PoP底部和上部的元件都已经是经过封装测试的元件,良率有保障。因此PoP的系统集成既有供应链上的灵活性,也有成本控制的优势。事实证明,PoP为系统集成提供了低成本的解决方案。

为了进一步利用PoP技术的优势,系统公司可以同芯片供应商与封装公司合作,对PoP底部或上部元件进一步集成,以满足其产品需要。如,基带芯片和应用处理器芯片可以集成在PoP的底部封装里,等等。

穿塑孔(Through Molding Via or TMV)技术, 如图12所示,是一专项特殊塑封技术,以应对PoP底部元件超薄超大的要求。通过塑封PoP底部元件, 可以减少PoP底部元件封装的翘曲,允许使用较大的芯片,进一步在封装叠加互联中使用更细间距, 以及增强可靠性。


图11 传统PoP

图12 使用了TMV技术的PoP

铜柱在晶圆上的形成包括以下步骤:溅射镀膜(sputtering)种子层、覆盖感光抗蚀层(resist)、曝光并处理感光抗蚀材料、镀铜和锡、剥除感光材料、腐蚀种子层,并回流锡材料。图13是典型的铜柱技术参数。

传统倒装封装(flip chip)芯片锡焊点的间距在150μm以上。铜柱技术可以用于更精细的倒装封装芯片的焊点上。 铜柱技术的一个优势是将现有的打线封装设计用倒装铜柱的形式进行封装,而无需改变芯片设计或对芯片焊点重新分布。封装形式的改变可以提高性能和减小封装尺寸(图14)。与全面积覆盖的倒装芯片相比,使用铜柱技术而只在芯片周边使用精细焊点的倒装芯片可以使用较少层数的基板设计,或者在基板设计上使用更宽松的线宽/线距,以降低基板的生产成本(图15)。在铜柱倒装芯片的封装中,芯片底部填充(underfill)由组装前施加在基板上的绝缘胶(non-conductive paste,or NCP)形成,热压工艺的使用增加了芯片焊点的可靠性。

图13 典型铜柱技术参数

图14 焊线封装转变成铜柱倒装封装

图15 全面积倒装与应用铜柱技术的周边倒装

晶圆级芯片尺寸(wafer level CSP)封装在系统封装(SiP)中的应用降低了前述的由已知合格芯片(KGD)问题带来的良率损失。对于少量输入输出焊点的芯片,可以使用内置焊点的晶圆级芯片封装(fan-in wafer level CSP),而对较多输入输出焊点的芯片,必须使用外置焊点的晶圆级芯片封装(fan-out wafer level CSP)。晶圆级芯片尺寸封装对提高含有多个芯片的系统封装的良率提供了有效的解决方案(图16)。

硅穿孔(TSV)技术通过在芯片中穿孔和填充,建立芯片正面和背面的互联。当硅穿孔技术用于三维多个芯片的叠加时,传统焊线或倒装焊点的使用被硅穿孔的互联取代,从而获得更高性能和更小尺寸的三维封装。图17是传统三维封装到TSV三维封装的过渡。

2.5D硅穿孔技术指的是在系统封装中使用带硅穿孔的硅基板。当利用倒装技术将多个芯片组装在有机基板上,并实现信号互联时,由于材料热膨胀系数的不同,芯片焊点的可靠性在组装和产品使用中可能难以保障,特别是在芯片尺寸更大,焊点间距更小的情况下。

用硅基板取代有机基板可以免除因材料热膨胀系数不同引发的芯片和基板间的焊点可靠性问题。


图16 晶圆级芯片尺寸封装, 内置和外置方式

2.5D硅穿孔基板通常在其顶部有较精细的互联点。在这一侧,可以用倒装方式组装多个有精细焊点的芯片。这些芯片的系统集成可以在硅穿孔基板上实现,而系统的输入输出由硅穿孔基板的底部引出。很显然,硅穿孔基板底部的互联点数量,在经过对芯片系统集成后,降低了很多,因此,大间距大尺寸的焊点设计可以在硅穿孔基板的底部实现。这保障了硅基板在有机基板上组装的可靠性,也保证了系统封装在产品使用中的可靠性。图18演示了硅穿孔基板的使用。由于多个芯片的性能集成是在硅穿孔基板上实现的,系统性能也得到了很大提高,系统耗电量极大减少。


图17 传统三维封装到TSV三维封装


图18 硅穿孔基板的使用

倒装塑封BGA(FCMBGA)将塑封技术用于Flip Chip,可以支持薄型封装,增大芯片尺寸,并且在降低系统成本的同时提高热性能。见图19。以芯片裸露的FCMBGA为例,这种封装使用塑封材料代替传统的虹吸underfill,可以在基板上支持使用更大的芯片。因为无需单独施加underfill,芯片和被动元件可以同时组装。这不仅减少了流程,也提高了焊点可靠性,同时降低了成本。

这种技术明显控制了翘曲度,特别是在要求薄型封装,需要使用裸芯片和薄核基板的情况下,FCMBGA技术使封装大尺寸芯片成为可能。此外,被动元件也可以被安装在离芯片更近的地方,以提高性能和节约空间。根据系统的传热要求,裸露芯片的背面可以选择安装热扩散片。

同样,将倒装塑封BGA(FCMBGA)技术用于包括多个芯片的系统封装时,可以获得提高可靠性,降低成本和尺寸的优势 (图20)


图19 倒装塑封BGA(FCMBGA)


图20 多芯片的倒装塑封BGA(FCMBGA)

其它支持系统封装的技术包括共形屏蔽(conformal shielding)和集成被动件技术(IPD)。共形屏蔽通过对系统封装体喷溅导电材料,并将导电材料连接到系统封装基板的接地层来实现屏蔽。共形屏蔽去除了屏蔽盖,减小了系统封装体积(图21)。集成被动元件是在硅或者玻璃上制成多个被动元件的组合,如过滤器、平衡器、分离器、匹配电路、去耦电容等。


图21 共形屏蔽在射频中的使用

5 有关系统集成的其它考虑

设计可制造性(DFM)要求系统封装的开发符合大批量生产流程。在进行系统封装设计时,必须仔细检查各类设计规则,如满足元件放置空间要求等。设计可测试性(DFT)不仅要求对整个系统功能的可测试性,也可能要求对系统封装局部功能的可测试性。对系统公司而言,所开发的系统封装的重复使用性也是非常重要的。这样,同样的系统封装可以应用于不同的产品线,以节约开发成本。

6 结论

为了满足市场高性能,小型化和低成本的要求,系统公司对系统集成表现出越来越大的兴趣。同芯片上的系统集成 (SoC)相比, 封装层次上的系统(SiP)集成的开发具有成本低,周期短,和灵活性高等优势。

系统公司必须同相关的芯片供应公司和封装公司精诚合作以定义最佳的系统封装模块。系统分割是定义良好系统封装模块的关键,同时必须考虑用合适的封装方式来制定解决方案。封装系统集成的目标是在众多需要考量的因素,如系统封装(SiP)性能、小型化、系统总体成本、设计可制造性、设计可测试性和模块可重复使用性等因素中,寻求最佳平衡。

作者简介
柯睿德(Nozad Karim), Amkor Vice President; Technology and Platform Development/Electrical Engineering, Chander, Arizona, USA.

文声敏 (Shengmin Wen), Ph.D., Amkor Senior Product Manager, Chandler, Arizona, USA. Managing programs that utilize Amkor's Cu Pillar technology platform including PoP product line.

邹毅达(Yida Zou), Ph.D., Amkor Senior Staff Engineer, Shanghai, China.  Providing project management and technical support for advanced packaging technology projects in China.

· 2019-03-12 07:45  本新闻来源自:iC封装设计,版权归原创方所有

阅读:995
  • 联系长芯

    重庆总部:重庆市长寿区新市街道新富大道5号佳禾工业园8栋2层
    电话:023 40819981 (前台)

    深圳办事处:深圳市南山区留仙大道 1213 号众冠红花岭工业南区 2 区 1 栋 1 楼
    电话:0755-26975877 (前台)

    电子邮件:sales@longcore.com

    网址:http://www.longcore.com