行业新闻 (News) 芯片封装主页/ 行业新闻 / 行业期待小芯片接口来改变
< 返回列表

行业期待小芯片接口来改变

今天有许多与小芯片有关的标准故事,原因很简单 - 有几个标准接口定义如何连接它们。

唯一的例外是HBM 2的定义,它允许大量第三方DRAM通过专有设备和协议连接到逻辑设备。高带宽和显着低于芯片到芯片连接的功率。

Chiplet可以集成到多个芯片中,然后与封装互连,形成一个集成系统。当芯片是由一家公司设计和制造的预包装功能,例如USB控制器,内存块或计算集群这与今天设计和制造的印刷电路板( PCB )非常相似,只有一个包装才会发生。 die由同一家公司设计和制造,可以对所有模具进行修改,即3D设计。

“你必须拥有芯片和SoC之间连接的必要行业标准,” eSilicon产品副总裁Hugh Durdan说,“除非有标准,否则你HBM是芯片到芯片封装内接口的一个很好的例子,并且非常成功。“在小芯片可用的东西和人们想要的其他SoC之间永远不会有必要的互操作性。

“它们位于板和接口之间的某个位置,”Netronome的硅架构管理总监Bapi Vinnakota和开放计算项目的开放领域特定架构(ODSA)子项目负责人说。 OCP)。“它具有板接口的一些特性,例如它具有传输大量数据的机制,但需要具有低延迟,如片上接口。接口是在板级和什么在模具级别工作。“

选择接口 
Marvell于2015年推出了模块化芯片(MoChi)架构,这是一种基于Kandou总线接口的小芯片模型,并且它一直在内部使用该方法用于自己的产品。

“我们遇到的第一个问题是选择接口 - 运行芯片间通信的最佳IP是什么,”Marvell的网络CTO Yaniv Kopelman说道,“我们想要在有机基板上运行,而不是内插器或InFO(对于小芯片,您必须在TSMC的集成扇出类型的软件包中划分IP,因为我们希望拥有一个高成本的软件包,并且我们希望拥有一个单一的供应商。第三个挑战是。第三个挑战是。第三个挑战是。第三个挑战是。第三个挑战是。第三个挑战是。第三个挑战是。第三个挑战是。在一个演示中构建IP很容易,但从那里到生产有价值的东西还有很长的路要走。“

Cadence IP集团高级产品管理集团总监Rishi Chugh提供了一些例子。“ 光互联网论坛(OIF)有一项举措然后是英特尔这样的组织,它拥有高级接口总线(AIB),而英特尔则愿意提供规范。

新的CEI-112G-XSR(超短距离)项目也旨在实现OIF项目旨在实现光学引擎内部或芯片之间的封装内互连,具有高吞吐量密度和低标准化功率,最大可达50 mm。 系统级封装 (SIP封装)设计要求在有机物上的多个芯片之间支持多达50mm的走线长度,以支持混合技术,特别是用于构建光学引擎。封装基板。

英特尔的AIB是一种芯片到芯片的PHY级标准,它采用模块化方法进行系统设计,并具有芯片级知识产权(IP)模块库。

“AiB使用类似于DDR DRAM接口的时钟转发并行数据传输机制,”“解释Chugh。”它是与过程和封装技术无关的,可以被英特尔的嵌入式多芯片互连桥(EMIB)使用“ )例如。“

英特尔现在提供免版税的AIB接口许可,以实现广泛的小芯片,设计方法或服务提供商,代工厂,封装和系统供应商的生态系统。

Synopsys的 DesignWare IP子系统产品营销总监Mick Posner说:“英特尔有很大的优势,因此,AIB是一个明显的初始赢家。”如果您深入研究AIB或其他建议的接口,它们每个都有不同领域的弱点,无论是性能还是功能。如今所指定的AIB具有性能限制,可以在下一代轻松解决。没有必要提供额外的性能和低延迟。没有明显的赢家。“

每个都有自己的优势。“OIF已经衍生出小芯片,他们称之为XSR-额外的短距离,”Chugh补充说。“这是针对封装内芯片或芯片到芯片的互连。因此,行业正在发展标准化IP。我认为我今天拥有最好的解决方案,因为这是第一次努力,但这是朝着正确的方向迈进。标准并不总是最好的,但你必须迈出第一步。“

“我们的客户有时可能希望将我们的ASIC解决方案与单个封装中的其他组件结合在一起,然后可以选择获得正确的优势,即大幅减少市场并降低开发成本。 “Adesto Technologies的分离,运营和物流经理。”“正在开发分离SiP,这可以开发,这种资格和最终测试无解决。” “

性能 
DARPA定义了图1中的目标性能空间。一些组织正在尝试定义这些新接口,包括称为公共异构集成和IP重用策略(CHIPS)的DARPA程序。

图1.标准接口。来源:DARPA

性能要求受到关键物理元素的限制。“在发送数据时,人们正在寻找的两个标准是功率效率和带宽,”chugh说道。“从模具的边缘,你可以发送的最大数据是什么而不浪费这是位于模具边缘的海滨 - 每毫米可以传输多少数据。效率是人们将其测量为pJ / bit的功率方面。发送每位数据消耗了多少功率从一个骰子到另一个骰子。“

你必须在海滩问题上采取措施。你必须在芯片边缘获得一个芯片才能使这些电线脱离“追踪的数字是品质因数(FOM),”Vinnakata补充道。因此,密度/能量给出FOM。这是神奇的数字。“芯片和你将燃烧焊盘.FOM是边缘上的线性密度(1 TB / mm),然后移动数据需要多少微微焦耳。

多层 
Chiplet接口与任何其他类型的接口一样,具有物理,链接,传输和其他层的多层接口,所有这些都旨在确保可靠的通信.ODSA发布了一个图表,显示了可能需要的一些层在图2中。

来源:Open Compute Project的Open Domain-Specific Architecture组

物理层 
物理层基本上可以是并行或串行的。“串行的优势在于,您通常最终会使用更少的线路,但成本会增加设计复杂性,”Vinnakata解释道,“并行通常可以在较低的速度下运行。”

但选择比这更复杂。“并行接口(例如AIB)的优点是延迟非常低,功耗和面积非常低 - 所以它从架构的角度来检查所有的盒子,” Durdan说道,“主要缺点是它确实需要硅插入器或类似的芯片封装技术,这会增加成本。 “

在这个应用中,SerDes可能比芯片到芯片解决方案更简单,更快速。“我看到人们试图使用SerDes进行连接,但是它们更小,功耗更低,利用了你的优势Durdan说,这只是在非常短的通道上进行通信的。这些是同一封装中的多个芯片而不是电路板或背板。“

AIB具有并行接口,包括以1或2 GHz运行的线束。“AIB有2,000条线,几乎是强制使用硅插入器或桥接器,”Vinnakota补充道,“如果你是一家小公司,你可以相反,您可能需要一种基于有机基板的产品,这意味着您希望拥有更多线缆的技术。线密度可能会受到干扰。比线密度高很多倍。

时钟是两种接口类型之间的主要区别。“使用并行接口,您需要像时钟转发一样,”Chugh说。“使用SerDes,时钟和数据合并在一起。数据的并行性通过”保持“它使它成为一种模块化设计,你可以在假设中思考,“如果你有一个模具并且模具上有数据路径,你只需要切割现在你有两个芯片,你试图在同一个封装中将它们拼接在一起,并且这个IP连接了并行数据通路。“

“你需要考虑诸如集成自检之类的东西,集成的1149边界扫描机制,当它嵌入到封装内时,可以到达芯片,所以它不仅仅是跨越数据传输接口,“Vinnakota警告说。

“小芯片中对ESD保护的需求存在一些缺陷,” 西门子企业Mentor的 DRC公司营销总监John Ferguson说道,“一旦你到了那里,他们就会成为没有机会进行人体交互。有些事情会消失,但还有其他电气影响可能会变得更加棘手。很难说更多。有联合会邀请最多最佳实践。“

PCIe出现在PHY ODSA列表中,如图2所示,因为它已经被大量产品所支持。它被视为一种快速的方法,可以将带有PCIe接口的芯片转换成小芯片而无需修改。

随着你添加更多插件 - “ 其他芯片没有多少人会更喜欢更轻量级的东西”当你添加更多插件时 - “我在服务器中拥有芯片 ,而更高端的设备已经拥有PCIe接口,” Arteris营销副总裁Kurt Shuler说。因此,您可以从低级别接口转变为强大的硬件 - 软件标准。“PCIe附带的播放功能可以增加堆栈的复杂性。

超越PHY 
这不允许真正的功能分离。“用于将芯片组合在一起的PHY层已经付出了很多努力,但是要使它们作为您需要的单个产品工作”一个架构界面,“Vinnakota解释道。”ODSA希望在开放的PHY层之上建立开放式接口。“

如果你有一个小芯片集合,你希望它们像单个芯片一样工作。“一起工作的定义是提出某种语义类型的软件运行在任何一个模块上认为所有的组件是一个逻辑上整合的整体,“Vinnakota补充说。”小芯片之间的接口可以遵循I / O语义或内存语义。我们认为正确的答案。“是语义语义。在顶部你有三种类型的记忆运动。一个是连贯性其次,你需要非连贯的数据移动,因为连贯性是昂贵的,特别是你想要连贯性的区域增长。你可以根据数据速度的速度付出代价。也许你有一个统一的内存空间,但程序员需要管理非连贯的内存。“

Coherence增加了软件的简单性。“我们的想法是能够设计CCIX连接,并且它将连接到任何其他具有CCIX接口的芯片,”Shuler说,“仍然存在问题。在未来,也许不需要。但是如果你看一下规范,那就是整个系统架构和内存的背景,在设计时,仍然需要在开始时声明两个芯片。有一些低级别的接口。有一些交易正在进行,但你仍然需要对其他小芯片的工作方式做出很多假设。可以使用不同级别的CCIX连接,当你到达时把它们放在一个骰子或一块板子上然后就可以正常工作了。今天情况并非如此。“

尽管如此,要想获得成功,还需要一个系统级的解决方案。“你永远不会离开那些看完整个系统的人,”Shuler指出。“你要做的是采取多个处理元素,每个处理元素都需要访问权限它不只是关于连接级别,而是整体架构。可能必须创建架构指南 - 需要连接到内部的内容即使从软件方面,也可能需要一些标准来解释如何与这些类型的芯片进行通信。“

转移信息 
“今天使用IP,您可以获得有关时间,功能的详细信息,并且当您谈论死亡时,您将开始拥有更多信息,因为它们是关于。 “在某个地方,所有这些细节都需要定义,以便他们知道如何将它们组合在一起。”不同的工艺和不同的金属堆叠和厚度,“弗格森说。

新模型也可能是必需的。“与它们不同的一件事就是模型,也许在不同的小部件抽象层次上,与自己的部分相结合,能够满足性能要求,”事实上,系统的事实,“Shuler说。”有翻转晶体管的立场,然后还有连接的物理效应。将不仅仅是一个数据表。你可能甚至需要一些预售。“

“纯粹的IP播放器一直在努力,因为他们没有设计芯片或封装的技能,”Durdan说道,“芯片到芯片的互连和芯片到芯片的互连与其他IP相比,包装是解决方案中不可或缺的一部分。“

结论 
标准对市场有反应,但如果没有必要的标准,市场就不会发展。鸡和蛋的问题正逐渐得到解决。

尽管最终可能是昂贵的解决方案,但是板级标准也提供了一条快速路径。

但即使这些问题没有得到解决,一些公司也永远不会回到单一的解决方案。不可能确切知道什么级别的即插即用是正确的。

· 2019-06-15 09:16  本新闻来源自:semiengineering,版权归原创方所有

阅读:995
  • 联系长芯

    重庆总部:重庆市长寿区新市街道新富大道5号佳禾工业园8栋2层
    电话:023 40819981 (前台)

    深圳办事处:深圳市南山区留仙大道 1213 号众冠红花岭工业南区 2 区 1 栋 1 楼
    电话:0755-26975877 (前台)

    电子邮件:sales@longcore.com

    网址:http://www.longcore.com