行业新闻 (News) 芯片封装主页/ 行业新闻 / 设计规划的重要性日益提高
< 返回列表

设计规划的重要性日益提高

设计综合在芯片设计流程中经常被忽略。前端设计师精心设计设计功能以产生黄金RTL。然后将其倾注到合成引擎中以产生逻辑门。合成网表然后​​是由墙上的宝座。物理实现的前端设计师。

SI问题,后端设计人员以平面图的形式接收门级网表,时序约束和物理约束。他们继续布局和布线设计,同时应对时序,拥塞和功率的竞争要求.SI问题, IR丢弃和DRC修复是在流片之前需要克服的最后挑战。

前端团队专注于提供无错误,功能丰富的设计。后端团队专注于在给定约束下尽快满足时序。然而,当前的市场需求和先进的工艺技术要求迫使我们再次关注这一关键步骤。

两家成熟的公司和越来越多的创业公司都把他们的帽子扔进了戒指。设计的两个重要特征是它们非常大,并且在过去的18个月中,AI芯片设计开始的数量有很多爆炸。对于许多公司而言,设计规划包括创建芯片,规划IO,放置RAM以及布线PG网络。设计转向实施以执行单个,平坦,布局和布线。但是,AI芯片正在将设计规模推向数千万个实例,这对运行时,磁盘空间和内存产生了毁灭性的影响。

关键决策是如何划分驱动力。关键决定是如何对驱动器进行分区。关键决策是如何对驱动器进行分区。关键决定是如何对驱动器进行分区。选择错误的逻辑分区可能会导致QoR丢失并使实施变得更加困难。必须包括逻辑层次结构的规划方法分析,以确保定义质量。

AI设计通常具有大量复制逻辑。这些逻辑块可以复制数百或数千次。分层方法允许物理设计人员仔细规划单个块并重新使用它可以进行通信必须在所有其他块中复制通过网络,关联的中继器和添加到任何这些块的重定时寄存器。工具和流必须处理这些常见的更改。

实际上,大多数芯片封装对功耗敏感,因为它们对功耗敏感,因为它们是物联网和移动设计的一部分。功耗分析和估算是物理实现的关键驱动因素,但必须与设计规划流程紧密集成才能实现设计要求。

为了实现PPA的好处,实现先进工艺的好处,并通过放置单元布局和布线的过程来提高先进工艺的产量。但是,高级节点规则是如此具有破坏性,以至于“实施后”不能轻易修复它们。相反,代工厂正在推出 - 这些规则包括边界单元插入,行位置倍数,硬宏偏移,PG线和通过着色。每个代工厂都有自己的原则因此,在新流程节点上启动设计时,检查需求并考虑流量影响非常重要。

Synopsys IC Compiler II设计规划器经过精心设计,可以处理这些具有挑战性的场景。可扩展的数据模型和独特的块视图高效支持1亿多个实例的设计。从扁平化流程到分层接口的作业分配简单多个级别。多个级别。多个级别。多个级别。多个级别。多个级别。多个级别。多个级别。多个级别。多级别。层次级别。多电压感知复杂的复杂功率场景,包括特殊的单元插入和分析;包括自动PG固定的原生支持,以及集成代码分析和IC代码分析II。领先的代工厂和最新的工艺节点.T 他设计规划命令和规则检查器,执行平面图,符合高级节点规则,以避免昂贵的平面图迭代。

当您将更多功能集成到您的设计中并转移到较低的流程节点时,请记住设计规划。经过深思熟虑的流程可以节省您的时间,金钱和资源。

· 2019-05-12 19:46  本新闻来源自:semiengineering,版权归原创方所有

阅读:995
  • 联系长芯

    重庆总部:重庆市长寿区新市街道新富大道5号佳禾工业园8栋2层
    电话:023 40819981 (前台)

    深圳办事处:深圳市南山区留仙大道 1213 号众冠红花岭工业南区 2 区 1 栋 1 楼
    电话:0755-26975877 (前台)

    电子邮件:sales@longcore.com

    网址:http://www.longcore.com