行业新闻 (News) 芯片封装主页/ 行业新闻 / EUV面具差距和问题
< 返回列表

EUV面具差距和问题

图1:(LR)HJL Lithography的负责人Harry Levinson,Imec技术人员的主要成员Emily Gallagher; ASML高级技术开发副总裁Chris Spence;应用材料工艺开发高级主管吴Ban秋; D2S首席执行官Aki Fujimura

通常,业界正在对EUV掩模使用光学邻近校正(OPC),但不使用亚分辨率辅助功能。(SE:今天用于极紫外(EUV)光刻的光掩模)。我们可以期待未来的EUV面具吗?

我认为SRAF将成为标准的理所当然。如果你填补了SRAF的空白,那么你的行为会更加统一。我们现在也在设计具有更多单向布局的掩模。这是多模式时代的遗产。人们在从深紫外线转向EUV时没有改变他们的设计风格。但是,随着我们开始降低0.33 NA工具的分辨率,我们将很快超越它。

SE:EUV掩模与光学掩模不同。光学掩模由玻璃基板上的不透明铬层组成。相比之下,在基板顶部有40到50个交替的硅和钼层的EUV掩模,在堆叠上,有一个基于钌的覆盖层,接着是一个基于钽的吸收层。业界可以生产EUV掩模,但掩模缺陷可能会有问题。这里有什么问题?


来源:Luong,V.,Philipsen,V.,Hendrickx,E.,Opsomer,K。,Detavernier,图2:EUV掩模的横截面。在EUV中,光以6°的角度撞击掩模。 (Imec,KU Leuven,Ghent,C.,Laubis,C.,Scholze,F.,Heyns,M。,“Ni-Alalloys as alternative EUV mask absorber,”Appl.Sci。(8),521(2018)。大学,PTB)

第一个是相缺陷,一个是主要由基板产生的,在多层沉积步骤之后,变形将通过整个层转移到顶部。如果你在这里使用光学检测,灵敏度大约是50nm,40nm或30nm。如果你使用EUV进行18nm半间距的图案化,看起来我们仍然需要这种缺陷控制的战斗机规格。在制造过程中出现的其他缺陷。这是常规或硬缺陷。对于这个,由于EUV图案的特征,主要图案的特征明显更小。它是更小的光学。但对于EUV,它的主要特征可能是50纳米和40纳米。这意味着缺陷要求更小。对于这一点,与光学相比,图案化的掩模检测非常ç 这种缺陷是在使用过程中或在应用过程中产生的.EVA很容易受到来自晶片抗蚀剂的晶片抗蚀剂的缺陷。即使它们具有阻挡层和薄膜,EUV掩模在应用过程中也更容易连续。

它可能只有一个,但通常只有四到六个。所以如果你有一个面具上有四个骰子并且你得到一个杀手瑕疵,你会失去25%的由于一个颗粒,这是一个非常显着的效果。对于单个芯片,你完全遇到麻烦。这对掩模提出了非常严格的要求。

SE:好消息是EUV掩膜坯料的缺陷降至个位数.EUV掩模坯料需求也很强劲,但这些产品的价格相对较高。有什么想法?

回到我们所面临的问题,试图降低成本。我在这个行业中,身体总是试图降低成本。例如,曝光工具价格昂贵。如果没有足够的吞吐量,有效的资本成本是非常显着的。这比空白成本的影响要大得多。它就在那里,但并不像其他问题那样重要。

SE:EUV掩模坯料由空白供应商制造。一旦制成坯料,就将其运送到制作掩模的光掩模供应商。为了在光掩模上图案化特征,掩模制造商使用基于单光束电子束工具现在,业界已开发出多光束掩模编写器。多光束为聚会带来了什么?

你可以用VSB做到这一点,但它对日常使用来说并不实用。主要原因是你想用EUV Fujimura编写更小的功能:一般来说,在任何生产用途中,EUV都被认为是多波束所必需的。有必要使用SRAF,你必须在面具上打印的功能的尺寸远小于今天所需的尺寸。这反过来需要使用更慢的抗蚀剂。而且它比常规VSB慢得多这可能会变得比通常更多倍数,因为他们通常会这样做。他们通常是两到四次写作。但它可能会变成四到八次。人们通常认为需要多光束,因为它与镜头数量无关.VSB编写器与镜头数量呈线性关系,而多波束编写器尚未区分。 。今天大部分EUV的部署是通过非常简单的SRAF来完成的。但即使你有简单的SRAF,只有像矩形的SRAF,它仍然有很小的深度。对于今天非常简单的SRAF情况,我们没有射击计数问题。但我们有一个缓慢的抗拒问题。对于明天的EUV掩模,更复杂的OPC甚至ILT(逆光刻技术)出于这两个原因你需要它。

SE:EUV面具的数据量如何?

例如,在最近的eBeam Initiative活动中,我们谈到了缺乏层次结构。在EUV中,每个面具都是满的对于193i,如果你在光罩上有12个芯片,你可以步进并重复它们。你只描述一次。然后,在面罩机的工作台上,你说,' EUV掩模需要以不同的方式进行校正,具体取决于特征在掩模版中的相对位置。能够再做一次EUV掩模是没问题的。将其放入12次。“当你谈论EUV掩模时,你不能再做更多了。但是,如果你正在谈论为每个面具做这件事,并且你每天都有一堆面具,现在你有一个基础设施问题.OPC也需要很长时间,所以你可以处理它。如果您只应用您的计算所需的OPC网格 它在现实生活中并不是很糟糕,因为EUV分辨率不仅仅受到与193 i一样的光刻分辨率的限制。但是,对于EUV,计算OPC / ILT所需的要求也更高。数据基础设施这已经是一个问题,一旦它一直在完成,将成为更多的问题。

SE:光学掩模需要一个薄膜。薄膜是一层薄的透明薄膜,覆盖光掩模,防止颗粒落在掩模上.EVA光刻还需要一个不同结构的薄膜。这里面临的挑战是什么?

与光学薄膜相比,EUV薄膜是不同的。对于光学薄膜,边缘是密封的。我们在那里只有几个短孔。我们在那里也有一个过滤器。对于EUV,我们不能使用光学薄膜结构。

因为每种材料都吸收了,所以概念就是你不会有薄膜。你只需要保持扫描仪和面罩的处理尽可能干净Gallagher :我们早就组装好了,不会有薄膜。所以最初,薄膜的任何发展都没有开始更多地关于薄膜。然后,很早就看到多晶硅薄膜,即使在20世纪80年代逻辑制造者说:“如果我有一个粒子,我可能会死。我不想。”和20世纪90年代。那被放弃了。然后,扫描仪在清理粒子方面取得了巨大进步,但这并不完美。源能量正在逐渐解决。随机指标。承担风险。如果EUV能够发挥作用,我们需要提出一个薄膜。所以如果你看看所有的排名问题,Pellicles和掩模缺陷在层次结构中上升。所以现在有一个薄膜,但它的透射率在80年代中期。这是 此外,还有一些反射,所以增加了一个额外的膜。吞吐量有所下降。所以有一个解决方案,但如果它更透明和更强大会更好。因此,对于更高的传输,我们都在寻找其他东西.Imec有一个薄膜程序.ASML有一个程序。其他人谈论它。我们的技术基于碳纳米管。还有其他的。

人们正在展示一些解决方案。他们需要这些解决方案。这将推动他们的发展.Spence :大批量生产需要薄膜。

SE:在没有薄膜的情况下运行EUV光刻的风险是什么?我们不能间歇性地清洁EUV掩模吗?

存在风险。你正在打印晶圆。所有的时间。所以谁知道粒子何时落在面具上。你运行大量的晶圆有风险。只需清洁面膜帮助问题。另外,你将限制面具的使用寿命。你无法无限期地清洁它。

· 2019-05-10 09:05  本新闻来源自:semiengineering,版权归原创方所有

阅读:995
  • 联系长芯

    重庆总部:重庆市长寿区新市街道新富大道5号佳禾工业园8栋2层
    电话:023 40819981 (前台)

    深圳办事处:深圳市南山区留仙大道 1213 号众冠红花岭工业南区 2 区 1 栋 1 楼
    电话:0755-26975877 (前台)

    电子邮件:sales@longcore.com

    网址:http://www.longcore.com