行业新闻 (News) 芯片封装主页/ 行业新闻 / 善用协同模拟工具,RF SiP设计效率倍增
< 返回列表

善用协同模拟工具,RF SiP设计效率倍增

 

无线通信产品设计整合度不断提升,高频组件与IC的微小化需求让许多不同的创意构想不断被提出,其中系统单芯片(System on Chip, Soc)的概念很早就被提出。但随着IC技术从微米(μm)迈入到奈米(nm)等级,SoC所面临的技术瓶颈也越来越难以解决。同时,微小制程成本快速提升,SoC芯片开发商所需的成本与时间压力变大,使得有系统封装(System in Package, SiP)技术概念的提出。

SiP是一种高整合的封装技术,在单一包装体中可以包含多个芯片、被动组件、天线和其他任一组件以上的封装。也就是说,透过一个封装大小的范围就可以建构出复杂的功能,甚至是一个完整的系统。SoC与SiP都是为了缩小产品面积、降低整体成本而延伸出来的技术。而SiP在成本控制与产品搭配的弹性上比SoC更具优势,在现阶段的市场应用还有很大的空间可以发挥。

此外,数字(Digital)SiP与射频(RF)SiP所考虑的技术问题也不太类似(图1),Digital SiP通常是整合内存、处理器与输入输出(I/O)芯片等,并且是以芯片堆栈的方式来完成架构;而RF SiP是整合基频(Baseband)芯片、收发器(Transceiver)、放大器(PA)与其他被动组件,通常是在基材当中堆栈被动组件。本文将针对RF SiP的仿真流程与技术做说明。RF SiP虽然是整个系统当中的一个子系统,但在无线通信的应用上是相当重要且技术困难度较高的部分。

图1 左边是数字SiP堆栈方式,右边为射频SiP堆栈方式

RF SiP设计面临三大挑战 

将RF芯片整合至一个封装体中,有许多设计的挑战,这些挑战大致可以分成三个部分。第一是系统层级的仿真,工程师在此阶段必须先确定系统的架构,不只要设计出最佳的系统效能,还必须考虑封装布局与生产成本。第二是封装架构与连接线的设计,三维(3D)封装和基底堆栈都必须透过仿真来选出优化的结构与材料参数,Die to Die/Die to Package的连接方式都必须确实掌握。

图2 Quadrupled LO Down-Converter的照片

第三个部分则是被动组件的配置与设计,透过供货商提供的组件数据库(Component Library)或软件内建的行为模型(Behavior Model)可以仿真表面黏着技术(SMT)组件(Device)的现象,而在某些空间很小同时要求组件Q值很高的设计中通常会使用整合式被动组件(Integrated Passive Device, IPD)技术。

透过多种阶层共同模拟验证RF SiP

图3 在封装内部的讯号路径图

以一个Quadrupled LO Down-Converter SiP为例(图2),这是一个将22G~4GHz RF输入讯号降至1950MHz中频(IF)的降频器。而本地振荡器(LO)讯号是透过两个倍加器放大四倍。RF和LO的讯号路径如图3所示。而在主动芯片部分,包含放大器、混波器和多功器。除了这些主动芯片外,还有八条薄膜被动电路特别设计在这个以氧化铝的基底,用来连接这些主动芯片,并且提供如衰减和功率分流的作用。

通常RF SiP会从系统架构的设计开始做分析,多种不同的架构和主动电路的搭配,就会花费工程师许多的心思来仿真及思考如何用最少的成本达到规格要求。由于每一段芯片的参数与需求都必须被计算,工程师需要有适当的仿真软件来完成复杂的计算,例如安捷伦(Aglient)的ADS(Advanced Design System)就可以用于规划及优化系统规格。

图4~5说明了如何使用ADS内建的RF Behavior Model来完成Quadrupled LO Down-Converter的系统架构设计。而某些主动芯片商提供量测结果来当成芯片模型,将可以大幅提供系统设计的准确度,透过ADS的DAC(Data Access Component)就可以汇入如MDIF(Measurement Data Interchange Format)和S参数格式的量测结果。

图4 如何使用ADS Behavior model

图5 ADS Schematic for Quadrupled LO Down-Converter

若是芯片设计商,当系统规划透过Behavior Model验证完成后,系统内每一个芯片的区块(Block)都可以使用真正的电路模型来取代,当使用越完整的电路模型,就可以得到更接近真实量测的结果。

然而,在一个功能复杂的SiP中不太容易拿到所有芯片的真实电路图,因此结合Behavior Model与电路图这两种不同层级的协同模拟(Co-simulation)就是仿真软件必须有的功能。ADS当中的Circuit Envelope和Ptolemy仿真器提供了系统模型+数字讯号处理(DSP)+芯片电路模型的共同仿真功能。而主动电路以外的被动组件与3D封装模型,也是整体仿真非常重要的一环。

以一个L/C Balun为例(图6),从一开始的传输线模型到最后使用真正布局(Layout)的电磁模拟,就可以快速地设计出符合要求的巴伦(Balun)。而3D封装的方式通常依据不同需求有不同的封装方法,而无论哪一种封装方式,SiP的设计通常都会使用打线(Bond Wire)来完成芯片与封装间的讯号传输,Bond Wire模型的萃取必须透过3D电磁仿真算法依据汇入的结构分析得到一组S-par,最后再把被动线路与3D线路的电磁模拟结果一并带入系统电路图,取代原本完美的传输线模拟。

图6 L/C Balun design process

坊间有许多电磁模拟的工具,在本文传输线Layout和Balun等多层PCB板结构的模型萃取是使用ADS Momentum来完成,其算法采用MOM(Method of Momentum),而3D Bond Wire是使用安捷伦EMPro的FEM算法来完成萃取。

平面结构不使用FEM,是因为FEM本身算法的特性和处理流程需要较多的内存与仿真时间,因此多层平面结构使用同样是Full Wave算法的MOM,可以花更少的时间但得到同样准确的模拟结果。

图7就可以看到在这个Down Converter最后的电路图,包含系统层级的Behavior Model、芯片电路图、DAC汇入量测结果,以及传输线与Bond Wire的S-par模型。从图8就可以看出,最后完整的模拟才可以更精准地观察到其他寄生(Spurious)频段的内容,而一开始Behavior Model的模拟结果太过理想,并无法准确预估谐波(Harmonic)的结果。

图7 最后含有不同层级模型的电路图

图8 比较系统Behavior Model和最后电路的仿真结果(Harmonic Balance 2 Tone Simulation)

Quadrupled LO Down-Converter SiP应用于雷达系统 

图9是一个雷达系统设计的仿真图,其中在接收器(Receiver)采用Quadrupled LO Down-Converter这个雷达系统,包含雷达讯号产生器、发射器(Transmitter)、T/R交换器、雷达讯号信道、接收器和压缩突波讯号处理单元等。这个雷达设计就包含各种不同形式的模型,有电路模型、DSP模型和电磁仿真模型,透过ADS Ptolemy平台可以完成不同模型的共同仿真,并且验证整体系统的结果是否符合雷达的标准规范。

图9 SiP应用于雷达系统的仿真

图10 雷达系统Tx and Rx的仿真结果

从图10可以观察在发射器和接收器输出端点都可以透过安捷伦VSA软件得到时域和频域的结果。Ptolemy分析完的结果可以透过Ptolemy当中的VSA模块,及时地把计算结果传到VSA,并且透过VSA转换出时域与频域的结果。

仿真软件完成全系统分析 

在本文中,RF SiP设计流程透过一个Quadrupled LO Down-Converter的例子做说明,透过业界成熟如ADS等的仿真软件,就可以整合不同层级的模型与电路来完成整个系统的分析。透过如此共同模拟的技术,能够帮助RF SiP的设计提高研发效率,并且能设计出更优化的产品。

· 2019-01-26 11:34  本新闻来源自:IC封装设计,版权归原创方所有

阅读:995
  • 联系长芯

    重庆总部:重庆市长寿区新市街道新富大道5号佳禾工业园8栋2层
    电话:023 40819981 (前台)

    深圳办事处:深圳市南山区留仙大道 1213 号众冠红花岭工业南区 2 区 1 栋 1 楼
    电话:0755-26975877 (前台)

    电子邮件:sales@longcore.com

    网址:http://www.longcore.com