行业新闻 (News) 芯片封装主页/ 行业新闻 / 半导体IP要求设计参数为6/5 / 3nm
< 返回列表

半导体IP要求设计参数为6/5 / 3nm

在每个新的工艺节点,门都是免费的。 这为更多的IP块打开了大门,并带来了许多新的挑战。

在每一代半导体封装技术的推动下,复杂性达到了令人眩目的水平。 设计,验证和制造的每个部分都更加复杂和强烈,可以将更多的晶体管封装到芯片上。由于这些原因,整个系统必须作为一个整体加以考虑 - 而不仅仅是过去可以做的单独构建块。

设计IP(作为子系统或单个组件)仍然必须单独验证和验证。 它还必须进行模拟,原型化和模拟,并了解它将运行的系统。

半导体工艺技术的进步正在快速发展。 我们现在几乎每年都会看到一个新的节点,“ Cadence设计IP营销总监Tom Wong说。 “摩尔定律的步伐是无情的。 当我们认为7nm是摩尔定律的终结时。 业界再次惊讶于6nm和5nm,现在3nm门全能 。 对于更精细几何形状的每一步,半导体物理学和光刻技术带来的挑战变得更加困难。 掩模组变得更加昂贵,并且光刻问题被放大。 这就是我们沉浸式和多模式以及EUV的原因。 设计成本非常昂贵,因为首次成功是必须的。 您无法承受第二次旋转的成本,错过您的市场窗口是不可想象的。 这给设计师,EDA公司,知识产权公司,代工厂等带来了沉重的负担。“

事实上,有更多的IP需要应对,这足以在系统环境中考虑IP。

UltraSoC首席执行官Rupert Baines说:“芯片通常包含数百个IP模块,管理成为一项挑战。” “这一挑战呈指数级增长,创造了'系统复杂性'效应,并使其成为芯片开发团队的主要任务 - 从建筑师到工程师进行启动和客户工程,然后再到客户工程的整个过程。芯片做他们的整合。“

他继续说,与此同时,整个过程包括硬件和软件开发,很难管理这种复杂性。“要了解这些IP块如何在它们之间以及将要在它们上运行的软件之间进行交互 - 这非常重要,但却非常难。”

使用高级节点,门基本上是免费的,这使得添加越来越多的IP块变得容易。

“推动知识产权增长的因素与技术和人们转向高级流程节点有很大关系,因为他们越来越多地将设计外包,” Codasip营销副总裁克里斯琼斯说 。 “这转化为更多的处理器,并且考虑到高级节点的费用,任何可以移动到软件领域以确保您不必进行芯片重组的东西都很棒。”

琼斯说,这反过来又推动了对更多微处理器的需求以及在整个系统中对它们的考虑。 “如果你要进入高级流程节点,这些都是大赌博。 这5000万美元,1亿美元的项目,对于一家公司来说,芯片带有深色硅片可能是灾难性的。 因此,处理器提供商在质量,仿真和仿真方面有更多的要求和限制。“

功率限制和包装选项 
然而,随着更多IP块被包括在内,与功率相关的问题也会相应增加。 来自电力传输系统的噪声,在混合信号块附近切换以及功耗都会导致问题。 对于大型复杂的SoC,例如用于AI和深度学习的SoC,始终开启的块数与过去的设计大不相同。

这对芯片有影响,但它也会对超大规模数据中心的热管理产生影响,因为服务器的供电和冷却机架价格昂贵。 “

“如果你想最大限度地降低功耗,那么需要做出的最重要的决定之一就是在单个SoC和单个封装中嵌入和完成所有工作,还是进行分区并进行多芯片解决方案,”Farzad Zarrinfar说道。 西门子事业部Mentor知识产权部总经理。 “在单SoC嵌入式方法中,功耗可以最小化。 您无需在封装中驱动高容性I / O负载。这减少了热量和功耗,并且还在系统级别产生影响。 与此同时,还有其他重要的衍生优势,例如安全性。 当您处理芯片到芯片通信时,总是有可能通过探针和监视器篡改和访问引脚到引脚和芯片到芯片的通信,以检测通信和安全内容。 但是当它被嵌入时,监控和篡改几乎是不可能的,或者至少它是一项非常艰巨的任务。“

复杂的2.5D设计包含来自许多来源的IP。 eSilicon营销副总裁Mike Gianfagna说:“过去这足以确保您拥有一流的IP以获得成功的设计。” “除此之外,您还需要确保支持适当的标准以实现互操作性和连接性。 那些日子已经一去不复返了。”

整合问题 
一旦确定了个人知识产权的质量和标准支持,就会开始整合挑战。 金属堆栈,测试设计,可靠性,控制接口,操作范围和可靠性等都很重要,而且不一致会带来挑战。 为了达到功率,性能和面积(PPA)目标,IP还需要适应特定应用。 在系统环境中,还需要考虑软件和固件。 Gianfagna表示,复杂系统的许多芯片启动程序都受到固件的困扰,而不是硬件错误或不一致。

具有讽刺意味的是,IP始终被视为加速发展的一种方式。

“IP重用可能有助于更快地发展和扩展系统设计,” Aldec硬件产品部的研发总监兼总经理Zibi Zalewski说。 “重用可用IP的集成商有更多空间,这也使他们能够专注于新功能和算法的开发,而不是系统的常见元素。 这实际上使得较小的设计团队中的复杂项目成为可能,并且可用系统的重用和定制。 设计工程师可以重复使用处理器和GPU IP,并仅开发所需的功能。 这种方法专门针对工程市场。“

但它也改变了设计过程的动态。 “有IP开发公司,集成团队和新硬件开发人员,”Zalewski说。 “系统级别仍然很好,但此类项目的复杂性和成本显着增加,这使得较小的工程团队无法访问。 随着所有新技术的蓬勃发展,如机器学习,数据中心和汽车,我们将需要设计考虑所有这些要求的新芯片,这意味着系统级设计仍将不断发展,基于IP重用和专用的系统架构模块开发。“

但并非所有IP都相同,包括标准IP。 实际上,在复杂芯片中,IP越来越多地因竞争原因而定制。 因此,虽然它仍然可以加快产品上市速度,但它也增加了一些独特的挑战。

“你没有时间开发标准接口,内存,子块,因此IP被视为通过使用预定义块来加速开发周期的一种方式,”IP加速营销总监Mick Posner表示。 Synopsys 。 “如果你看一下历史,我可以一直回到Design Compiler基础库,构建模块,更小的FIFO以及类似的东西。 这些通常作为IP的第一位被遗漏,因为它们是可在代码中推断的可合成逻辑。 我记得在Verilog中处理VHDL中的加号。 那是第一块IP。 它是一个合成运算符,我们会根据约束将其映射到一种加法器或减法器。当时,所有关于区域和性能都是约束。 你想获得最好的设计。 但是现在你期待,你仍然需要制定PPA,但项目周期是最大的限制,因此也就是复杂的IP。“

Codasip的琼斯说,多年来客户的需求也在不断变化。 “最初,它起初是RTL模块和USB 2.0,最初的PCIx,以及类似的东西。 但随着这些协议的发展和新协议的出现,如MIPI,HBM2E,高级协议和接口需要的不仅仅是RTL。 它是这些模拟组件的混合信号块时序收敛的组合,当然还有RTL功能。 现在,在SoC的背景下,客户需要更多,这就是子系统的上下文来自何处。 将子系统与传统IP区分开来的原因在于它实际上只对最终设计所需的配置有价值。“

减轻挑战 
为了突出能够解决系统内知识产权挑战的领域,Cadence的Wong建议设计和验证的各个方面需要考虑,以寻求确保首次成功的新方法,包括更好的TCAD,SPICE模型和射频设计工具。 添加到该列表IP susbsystem验证,chiplets和2.5D,硬件仿真,C建模和芯片板协同设计。

“当你看到IP生态系统时,你有基础IP(标准单元库),内存编译器和通用I / O,”Wong说。 “然后你有CPU核心,DSP核心和图形核心。 对于复杂的异构SoC,您将找到一种结构(NoC)IP。 这些都是现代SoC的基本构建模块。“

基金会IP通常由代工厂提供,而接口IP可由第三方IP供应商提供。 接口IP可以细分为硬PHY和控制器(RTL代码)。 硬PHY是依赖于流程的,而控制器是RTL代码,可以使用特定库将其合成为物理形式。 接口IP的示例包括LPDDR4 PHY和控制器,PCIe PHY和控制器等。

PHY和控制器彼此协同工作。 为确保互操作性,需要在PHY和控制器之间进行大量测试和验证。 为了确保SoC实施的首次成功,设计人员必须确定这种负担是由IP供应商还是由他们自己承担。 从一个供应商采购PHY和从另一个供应商采购控制器是一个非常糟糕的主意,特别是对于汽车应用而言,您还必须使IP符合功能安全要求。

对于音频,视觉和通信中使用的专用DSP,问题非常相似,“你想依靠IP提供商来准备系统并进行所有可能在上游执行的验证,”Wong说。 “那么你可以放心,你可以通过负担分担来依靠某种形式的正确构造。 最重要的是,音频,视觉和通信解决方案不仅仅是硬件解决方案。 事实上,它们是系统解决方案,您必须确保操作系统,调试器,工具链和应用程序层都经过验证。 零敲碎打的解决方案会带来太多风险。 除了IP子系统验证,硬件仿真,C建模和芯片/电路板协同设计都将在早期验证中发挥重要作用,以确保成功部署复杂的SoC设计。“

在定制ASIC和定制设计的时代, Imperas Software营销副总裁Kevin McDermott回忆起谈论VLSI设计(现在的SoC)。 “然后,人们谈论了这些Frankenstein芯片,它们是多个子系统,所有这些芯片都被合并和集成。 你可以用摩尔定律来比喻。 随着技术的进步,每个节点都可以让您吸收越来越多的功能。 经典的说法是它在电路板上节省了额外的芯片,因此它降低了整个系统的功耗。 它降低了成本,也降低了互连成本。 拥有非常智能的功能独立芯片意味着使用PCB时您必须处理该级别的接口。 把它们放在芯片上,你突然有了很宽的总线和非常好的通信。“

这使得系统设计相对简单,但在7nm及以下时变得更加困难。

“我们已经吸收并整合了各种东西,并且对于拥有所有这些优秀内核感觉相当不错,但我们并没有真正从传统或正确的系统层面来看待它,”McDermott说。“如果你有一种适合所有人的心态或方法,那么生活就会变得艰难。 我们在这些新市场中看到的东西 - 物联网,ML和AI--没有事实上的解决方案。 每个人都没有购买任何参考单一硬件配置。 但是在软件方面,没有一种操作系统结构或协议。 没有一种方法可以解决这些算法问题。 每个大市场都有很多细微差别。它从未真正发生过。 我们有未知的软件和未知的硬件试图解决问题。“

结论 
随着复杂性的不断增加,以及芯片架构的变化导致设备缩放的减缓,IP在系统设计环境中的作用变得越来越重要,而且结构化程度要低得多。

好消息是,技术比比皆是,从多个角度来解决这个问题。 坏消息是要集成更多的IP,其中大部分都是标准的。

· 2019-05-03 08:11  本新闻来源自:semiengineering,版权归原创方所有

阅读:995
  • 联系长芯

    重庆总部:重庆市长寿区新市街道新富大道5号佳禾工业园8栋2层
    电话:023 40819981 (前台)

    深圳办事处:深圳市南山区留仙大道 1213 号众冠红花岭工业南区 2 区 1 栋 1 楼
    电话:0755-26975877 (前台)

    电子邮件:sales@longcore.com

    网址:http://www.longcore.com